快科技7月4日訊息，昨日，華為半導體業務總裁何庭波在中科院科技論文預釋出平臺ChinaXiv上線《面向多層級電子系統的時間縮微理論》V2版本，這是「韜（τ）定律」自5月25日正式釋出後的首次重大內容更新，標誌着該理論從框架提出階段進入工程實證階段。
韜定律是華為提出的後摩爾時代半導體演進新正規化，核心是以系統時間常數τ（訊號傳輸與響應延遲）為統一優化目標，用「時間縮微」替代傳統摩爾定律的「幾何縮微」，通過器件、電路、晶片、系統全棧協同創新，在不依賴最先進光刻工藝的前提下，持續提升晶片的效能密度與能效比。
相較5月釋出的V1初稿，V2版本完成了三大核心升級：
一是理論體系完整化。
將原有零散論述整合為8章完整內容，章節邏輯分層更清晰，同時新增τ分層時空模型、LogicFolding邏輯摺疊架構、鍵合介面截面、Unified Bus互連架構、Hi-ONE光引擎等核心技術的原理示意圖與實物剖面圖，技術路徑更具象可追溯。
二是首次補充量產實測資料。
公開了麒麟2026與基準晶片麒麟9030 Pro的電壓、工作頻率、歸一化功耗、晶片面積、功率密度等關鍵引數，用量產晶片的實際效能表現驗證了韜定律的工程落地效果，填補了V1版本重理論、輕實證的空白。
三是細化全場景技術演進路線圖。
明確了不同應用場景的技術迭代節點，在移動端場景補充了TSV從頂層金屬下移至M6層、多有源層堆疊等中長期演進路徑，給出了可落地的技術規劃節奏。
